封装是集成电路产业的下游，主要特质为固定芯片、保护芯片以及散热等功用。随着消费性电子产品尤其是可穿戴设备的崛起，封装还担负着另一层重任，即如何将芯片做轻、做薄以及小型化，以符合智能产品发展的趋势。因此，近年来先进封装在半导体产业链的重要性逐步提升,也是延续摩尔定律生命周期的关键。

封装工艺经历了从金属导线架到打线封装(Wire Bond BGA)到覆晶封装(FCBGA) ,随着摩尔定律极限的逼近，半导体封装产业已面临无法透过微缩芯片的尺寸来提升电子装置效能的窘境，因此又再开发创新的先进封装工艺Fan-In WLP (扇入型晶圆级封装，在晶圆上进行封装);工艺升级的趋势在于可以容纳更多的管脚数、减少芯片尺寸、厚度达到封装小型化的需求,同时可有效降低生产成本。

而扇入型晶圆级封装构装极大的挑战在于:(1)芯片尺寸持续缩小，大尺寸锡球再也无法容纳于芯片的面积内。(2)如果将l/0接点或锡球尺寸缩小，会带来更多组装成本。随着管脚数增加，晶圆级封装构装面临更多困难。因此,整体封装市场朝向更先进的扇出型封装方向发展。

扇出型封装顾名思义就是和现有的扇入型封装有着结构与性能上的差异性，扇出型封装工艺的特点:

体积更小

●不需封装基板(Substrate),可达到薄型化封装的需求。

●透过扇出型封装，可将不同的芯片整合成单- -的二维封装体,达到体积薄型化的SiP

(System in Package)封装工艺,进化了原本需要直通硅晶穿孔(TSV)将数颗芯片做垂直叠加封装。

效能更强大

●在相同的芯片尺寸下，可以做到范围更广、层数更多的重分布层(RedistributionLayer; RDL),基于这样的变化，芯片的脚数/0也就变得更多。

●各种不同功能的芯片透过RDL联结的方式，整合在单一封装体中,其功能性将更加强大。

成本较低

采用此工艺下所生产的封装体，能够大幅缩短繁复的工艺及减少材料的使用，使生产成本得以有效降低，达到低成本化的优点。而扇出型封装工艺又分为扇出型晶圆级封装(Fan.Out Wafer Level Packaging;FOWLP),及扇出型面板级封装(Fan-OutPanel Level Packaging; FOPLP)。两者虽工艺路线及应用不同，但皆可让最终产品达到更轻薄的外型。然，FOPLP成本相对较FOWLP便宜，因此成为近年最受关注的先进封装工艺。